缺陷檢測機(jī)器視覺系統(tǒng)將被檢測的目標(biāo)轉(zhuǎn)換成圖像信號，傳送給專用的圖像處理系統(tǒng)，根據(jù)像素分布和亮度、顏色等信息,轉(zhuǎn)變成數(shù)字化信號,圖像處理系統(tǒng)對這些信號進(jìn)行各種運(yùn)算來抽取目標(biāo)的特征。
目前，實(shí)時(shí)圖像處理采集方案主要為下面幾個(gè)方面。
1、現(xiàn)場可編程門陣列( FPGA) 。FPGA 由多個(gè)可編程的基本邏輯單元組成的一個(gè) 2 維矩陣，邏輯 單元之間以及邏輯單元與 I / O 單元之間通過可編程 連線進(jìn)行連接。FPGA 能在設(shè)計(jì)上具有很強(qiáng)的靈活性 ，集成度、工作速度也在不斷提高，可實(shí)現(xiàn)的功能也越來越強(qiáng); 同時(shí)其開發(fā)周期短，系統(tǒng)易于維護(hù)和擴(kuò) 展，能夠大大地提高圖像數(shù)據(jù)的處理速度。
實(shí)時(shí)圖像處理系統(tǒng)中，底層的信號數(shù)據(jù)量大，對 處理速度的要求高，但運(yùn)算結(jié)構(gòu)相對比較簡單，適合 采用 FPGA 以硬件方式來實(shí)現(xiàn); 高層處理算法的特 點(diǎn)是處理的數(shù)據(jù)量相對較少，但算法和控制結(jié)構(gòu)復(fù)雜，可使用 DSP 來實(shí)現(xiàn)。所以，可以把二者的優(yōu)點(diǎn) 結(jié)合在一起以兼顧實(shí)時(shí)性和靈活性。
USB、串口、并口是計(jì)算機(jī)和外設(shè)進(jìn)行通訊的常 用接口，但對于數(shù)據(jù)量大的圖像來說，串行 RS - 232協(xié)議難于達(dá)到圖像采集實(shí)時(shí)性要求。USB 口即使 能滿足所需速度，但要求外設(shè)必須支持 USB 協(xié)議，而 USB 協(xié)議與常用工程軟件的接口還不普及。
2、專用集成電路( ASIC) 。ASIC 是針對于某一固定算法或應(yīng)用而專門設(shè)計(jì)的硬件芯片，有很強(qiáng)的 實(shí)時(shí)性。但在實(shí)際應(yīng)用中存在開發(fā)周期相對較長、成本高、適應(yīng)性和靈活性差等缺點(diǎn)。
3、數(shù)字信號處理器( DSP) 。DSP 是一種獨(dú)特 的微處理器，是以數(shù)字信號來處理大量信息的器件。其工作原理是將接收到的模擬信號轉(zhuǎn)換為“0”或“ 1 ”的 數(shù) 字 信 號 ， 再 對 數(shù) 字 信 號 進(jìn) 行 修 改 、刪 除 和 強(qiáng) 化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù) 據(jù)或?qū)嶋H環(huán)境格式，其實(shí)時(shí)運(yùn)行速度遠(yuǎn)遠(yuǎn)超過通用 微處理器。但是，DSP 的體系仍是串行指令執(zhí)行系 統(tǒng)，而且只是對某些固定的運(yùn)算進(jìn)行硬件優(yōu)化，故不 能滿足眾多的算法要求。
4、 通用計(jì)算機(jī)網(wǎng)絡(luò)并行處理。這種處理結(jié)構(gòu) 采 用“多 客 戶 機(jī) + 服 務(wù) 器 ”的 方 式 ，一 個(gè) 圖 像 傳 感 器 對應(yīng)一臺客戶機(jī)，服務(wù)器實(shí)現(xiàn)信息的合成，圖像處理 的大部分工作由軟件來完成。該結(jié)構(gòu)雖然比較龐 大，但升級維護(hù)方便、實(shí)時(shí)性較好。
